1st National Conference on Soft Computing of Engineering Science in Industry and Society (ASEIS 2022)
همایش ملی محاسبات نرم علوم مهندسی در صنعت و جامعه
دانشگاه ولایت

ملاحظات بهره‌برداری اینورترها در صنایع دریایی در حضور هارمونیک‌های ولتاژی باس DC

سهیل رنجبر

استادیار، دانشگاه ولایت، ایرانشهر، s.ranjbar@velayat.ac.ir

چکیده

در این مقاله با بررسی ملاحظات حضور هارمونیک‌های ولتاژی بر روی باس DC اینورترها، روشی به منظور کنترل ولتاژ خروجی اینورتر معرفی می‌شود. بدین منظور یک مولد ساده PWM پیشنهاد شده و با استفاده از آن، ولتاژ خروجی به‌صورت مرحله به مرحله کنترل می‌شود. روش پیشنهادی دارای مداری ساده بوده که می‌تواند یک ولتاژ سینوسی در خروجی بدون توجه به باس ورودی را فراهم نماید. روش پیشنهادی برای کاربردهای صنعتی با درصد اعوجاج پایین همچون سیستم‌های الکتریکی دریایی و سیستم های HVDC در کاهش اعوجاج هامونیکی می‌تواند مورد استفاده قرار گیرد.

واژه های کلیدی

اینورتر منبع ولتاژ، هارمونیک، مدولاسیون PWM، کنترل مرحله به مرحله.

مقدمه

منابع اینورتری منبع ولتاژ[1] در تنوع گسترده‌ای از کاربردهای صنعتی مانند صنایع دریایی، منابع توان بدون وقفه[2]، تغییر دهنده فرکانس استاتیک و درایوهای سرعت متغیر مورد استفاده قرار می‌گیرند. این امر به واسطه قابلیت VSIها در کنترل خطی و پیوسته فرکانس و مؤلفه‌های اصلی ولتاژ خروجی است. به علاوه با یک الگوی بهینه، اندازه فیلترهای خروجی مورد نیاز برای کاهش هارمونیک‌های ناخواسته کاهش می‌یابد. در سال‌های اخیر روش مدولاسیون عددی پهنای پالس به‌طور قابل توجهی گسترش یافته تا عملکرد VSI را بهبود بخشد. مطابق با شکل ۱، روش‌های الگوریتم مدولاسیون پهنای پالس[3] بر این فرض استوارند که باس DC موجود، ایده‌ال بوده و بدون ریپل است.



شکل ۱: مبدل dc به ac

در سیستم مبدل عملی، وجودیک باس DC غیر ایده‌آل کیفیت ولتاژ خروجی اینورتر را با بروز یک هارمونی ناخواسته مرتبه پایین خراب می‌کند به‌طوری‌که ممکن است قابل فیلتر کردن هم نباشد. در روش‌های جبران‌سازی موجود، معمولاً مدارات اضافی و پیچیده‌ای برای از بین بردن اثر این ریپل روی ولتاژ خروجی به کار می‌رود. به علاوه در یک سیستم مبدل عملی، در نظرگرفتن یک باس ایده‌ال به خاطر یک تعداد از محدودیت های عملی مشکل است. بسیاری از مبدل‌های DC، نیاز به یک پل برای یکسوسازی DC دارند. در نتیجه هارمونی‌های مرتبهٔ $6nf_i$ (که f_i فرکانس تغذیه AC است) به داخل باسDC تزریق می‌شود. به علاوه یک عدم تعادل در تغذیه ورودیAC هارمونیک های اضافی از مرتبهٔ$2nf_i$ را نیز ایجاد می‌کند. در نهایت، عدم تعادل و غیر خطی بودن باراینورتر اعوجاج شکل موج ایجاد می‌کند که باعث ظاهر شدن هارمونیک های غیر مشخص در باس DC می‌شود. در عمل طراحی فیلتری که بتواند تمام هارمونیک های گفته شده در بالا را فیلتر کند، مشکل است. همچنین قابل توجه است، نوسان با دامنه فرکانسی f_r در باس DC نامطلوب است. مطابق با جدول ۱، این‌گونه نوسان‌ها موجب ظاهرشدن هارمونیک‌های مرتبه پایین f_r+f_0 یا f_r-f_0 در خروجی اینورتر با فرکانس مؤلفه اصلی f_0، می‌شود.

جدول ۱: اثر نوسان باس DC روی ولتاژخروجی

فرکانس خروجی اینورتر	فرکانس ریپل DC	هارمونیک‌های مرتبه پائین اینورتر	
f_0	f_r	f_r-f_0	f_r+f_0
۵۰	۱۰۰	۵۰	۱۵۰
۵۰	۳۰۰	۲۵۰	۳۵۰

باتوجه به‌آنکه، فیلتر کردن هارمونیک‌ها موجب تخریب کیفیت ولتاژ خروجی می‌شود، در این پژوهش راه حلی برای جبرانسازی باس غیر ایده‌ال ارائه می شود. در این زمینه، یک مولد ساده PWM که بر اساس کنترل مرحله به مرحله ولتاژ خروجی استوار است، ارائه می‌شود. با استفاده از روش پیشنهادی، ولتاژ سینوسی در خروجی بدون توجه به باس ورودی خواهیم داشت. استفاده از این روش در

[1] VSI: Voltage Source Inverter
[2] UPS: Uninterappted Power Source
[3] PWM: Pulse Width Modulation

ادوات FACTS وسیستم های HVDC در کاهش اعوجاج هامونیکی موثر خواهد بود

ساختار مولدپالس ارائه شده

کارکرد تک فاز

مولد الگوی SPWM استاندارد یک ساختارحلقه باز دارد که در آن الگوی کلید زنی با مقایسه سیگنال مدوله کننده سینوسی با یک سیگنال حامل ثابت به دست می‌آید. شاخص مدولاسیون با تغییر دامنه سیگنال مدولاسیون تنظیم می‌شود. الگوی سوئیچینگ ارائه شده در شکل۲ دارای یک ساختار حلقه بسته براساس نمونه‌گیری لحظه‌ای از مقدار ولتاژ گذرنده از کلید پایین است. این ولتاژ شامل اطلاعات مربوط به نوسان ولتاژباس DC است. پس با کنترل کردن ولتاژ گذرنده از سویچ پایین می توانیم خروجی روی هر فاز را تنظیم کرده و اثر نوسان باس DC را خنثی کنیم.



شکل ۲: مولد پالس ارائه شده برای تمام پل

شکل موج عملکرد سیستم شکل ۲ در شکل ۳ ارائه شده است.



(a)



(b)



(c)

شکل ۳: (a) ولتاژ گذرنده ازسوییچ پایین (b) خروجی انتگرالگیر (c) الگوی پالس دهی به سوییچ پایین

مطابق با شکل ۳، ولتاژ سوئیچ پایین یک انتگرال‌گیر قابل ریسیت را تغذیه می‌کند. در ادامه، خروجی به یک مقدار مطلوب می‌رسد و سوییچ Q1 قطع می‌شود. در همان زمان، خروجی انتگرالگیر صفر شده و خروجی انتگرال‌گیر تا پایان یک دوره تناوب سوییچینگ در صفر باقی می‌ماند.

جبرانسازی تغییرات باس

ولتاژ گذرنده از سویچ پایین در پل دیودی شکل ۲ به صورت زیر تعیین می‌شود:

$$\begin{cases} V_{AN} = V_{DC} & \text{وقتیکه سوئیچ بالا روشن است:} \\ V_{AN} = 0 & \text{وقتیکه سوئیچ پایین روشن است:} \end{cases} \quad (۱)$$

شیب انتگرال‌گیری متناسب با مقدار لحظه‌ای ولتاژ باسDC است. وقتی که ولتاژ باس DC بالاتر می‌رود انتگرال‌گیری سریع‌تر می‌شود و بنابراین مقدار انتگرال سریعتر به مقدار مرجع می‌رسد و عرض پالس باریکتری تولید می‌کند و از طرف دیگر وقتی که ولتاژ باس کمتر می شود، پالس عریض‌تری تولید می‌شود. الگوی PWM تولید شده با این انتگرالگیری همزمان تابعی از باس غیر ایده‌ال است. بنابراین مدولاتور ارائه شده می‌تواند نوسان باس را جبران کند. این کارکرد VSI را بدون نیاز به مدارات کنترلی پیچیده بهبودی بخشد. روش کنترل انتگرالی ارائه شده با مدارات آنالوگ به راحتی قابل انجام است. در پیاده‌سازی دیجیتالی از آنجا که خروجی انتگرال‌گیردر فرکانس سوئیچینگ تغییر می کند، یک سرعت نمونه برداری سریع نیاز دارد تا دقت عمل تأمین شود. روشPWM ارائه شده در این مقاله در شکل۴ نشان داده شده است. این مدار شامل سه مدولاتور مستقل است که روی سوئیچ پایین هر پایه اینور قرار داده شده و مرجع کنترل هر کدام ۱۲۰ درجه شیفت فاز نسبت به دیگری دارند.



شکل ۴: مولد پالس ارائه شده برای سه فاز

معادلات طراحی

در بخش قبل، طراحی یک باس DC بدون نوسان انجام شده است. نکته کلیدی در روش کنترل ارائه شده، حضور انتگرال‌گیر با ثابت زمانی است. از آنجایی که ولتاژ سوئیچ پایین فقط مؤلفه DC دارد، یک ولتاژ مرجع شامل سینوسی و DC به صورت زیر نیاز داریم:

$$V_{ref} = V_{bias} + V_m \sin(2\pi f_0 t) \quad (۲)$$

به‌طوری‌که f_0 برابر فرکانس خروجی اصلی اینوتر است. شاخص مدولاسیون M به صورت روبرو تعریف می‌شود:

$$M = \frac{V_m}{V_{bias}} \quad (۳)$$

اگر f_{sw} را فرکانس سوئیچینگ و k_s را دامنه ولتاژ سنسور در نظر بگیریم، خروجی آنی انتگرال‌گیر به صورت زیر خواهد بود:

$$V_{in} = \frac{k_s V_{DC}}{\tau} t \quad (۴)$$

ثابت زمانی انتگرالگیری طوری باید انتخاب شود که خروجی انتگرالگیر همیشه به سیگنال مرجع برسد. اگر ثابت زمانی خیلی بزرگ انتخاب شود، خروجی انتگرال‌گیر به سیگنال مرجع نمی‌رسد و عملکرد مدار خراب می‌شود. بزرگترین انتگرال‌گیری وقتی اتفاق می‌افتد که ولتاژ در ماکزیمم مقدار خود باشد به عبارت دیگر $V_{ref} = V_{in} + V_{bias}$. بنابراین شرایط لازم برای انتخاب ثابت زمانی به صورت زیر است:

$$\frac{k_s V_{DC} T_{sw}}{\tau} > V_m + V_{bias} \quad (۵)$$

اگر معادلهٔ بالا را بازنویسی کنیم و $M = 1$ یا $V_{in} = V_{bias}$ قرار دهیم خواهیم داشت:

$$\tau < \frac{k_s V_{DC} T_{sw}}{2V_{bias}} \quad (۶)$$

قابلیت کاهش هارمونیک بوسیله اعوجاج هارمونیکی ولتاژ خروجی اندازه گرفته می‌شود که:

$$THD_{lv} = \frac{\sqrt{V_{f_r+f_i}^{\ 2} + V_{f_r-f_i}^{\ 2}}}{\sqrt{2}V_{DC}}.100\% \quad (۷)$$

در یک نوسان فرکانس f_r به اندازهٔ $6\,p.u.$ فرکانسهای غالب مرتبه پایین ۵ و ۷ هستند.

مطالعات شبیه سازی

به منظور بررسی مفاهیم ارائه شده، یک اینورتر سه فاز شبیه-سازی شده است. پل دیودی از منبع غیر متعادل سه‌فاز تغذیه می‌شود. خروجی انتگرالگیر وقتی که به مقدار مرجع می‌رسد صفر می‌شود.

شکل ۵-a ولتاژdc با یک هارمونیک غالب را نشان می‌دهد. این هارمونیکها در یکسوسازهای پل دیودی تولید می شوند. شکل ۵-b وc ولتاژ و جریان خروجی اینورتر را نشان می‌دهند. در شکل ۶ طیف فرکانسی مربوط نشان داده شده است. درشکل ۶-a هارمونیک غالب در $6\,p.u.$ وشکل ۶-b هارمونیک ها را در مولفه‌های ۵ و ۷ نشان می دهد. برای مطالعه عملکرد اینورتر تحت شرایط غیر فعال یکی از خطوط تغذیه کنندهٔ پل دیودی باز شده است.

شکل۷-a ولتاژ آزمایشی را نشان می دهد و شکل ۸-a طیف فرکانسی مربوط با هارمونیک غالب در $2\,p.u.$ را نشان می‌دهد. شکل۷-b ولتاژ خط به خط اینورتر و شکل۸-b طیف فرکانسی مربوط به آن را نشان می دهد. این نتایج نشان می‌دهد که هارمونیک های فرکانس پایین کم شده‌اند. جریان خط و طیف آن نیز درشکل ۷-c و شکل۸-c نشان داده شده است.



(a)



(b)



(c)

شکل ۵ : نتایج آزمایش (a)ولتاژ DC ورودی (b) ولتاژ خط به خط خروجی اینورتر (c) جریان خط.. $M = 0.7, f_{sw} = 33 p.u.$



(a)



(b)



(c)

شکل ۶: طیف فرکانسی آزمایش شده (a) ولتاژ DC ورودی (b)ولتاژ خط به خط خروجی اینورتر (c)جریان خط



شکل ۷: شکل موج آزمایش (a)ولتاژ DC ورودی (b)ولتاژ خط به خط خروجی اینورتر (c)جریان خط





(c)

شکل ۸: طیف فرکانسی آزمایش (a) ولتاژ DC ورودی (b) ولتاژ خط به خط خروجی اینورتر (c) جریان خط

نتیجه‌گیری

در این مقاله یک الگوی سوئیچینگ که اثر نوسان ورودی باس dc را روی عملکرد اینورتر کاهش می‌دهد، ارائه شده است. این روش بر اساس حفظ توزیع سینوسی در خروجی با انتگرالگیری از ولتاژ باس بدون اهمیت دادن به نوسان ولتاژ ورودی است. در روش spwm هارمونیکهای مرتبه پایین به علت غیر ایده ال بودن باس DC در خروجی اینورتر ظاهر می شو با استفاده از روش به کار برده شده در این مقاله این هارمونیک ها به مقدار قابل توجهی کاهش می یابد. البته در این روش هارمونیک های مرتبه بالا افزایش می یابد که با عبور از یک فیلتر پایین گذر حذف می شوند.

مراجع

[1] A. Mariscotti,“Discussion of Direct Harmonic Analysis of the Voltage Source Converter” IEEE transaction on power delivery, vol. 20, no. 1, January 2019.
[2] J.Holtz, "Pulse width modulation-A survey, "IEEE Trans. Ind. Electron., vol. 39, pp. 410-420, Dec.2020.
[3] S. Funabiki, “A control strategy of three phase inverter with fluctuating input voltage,” in IEEE IAS Conf. Rec., pp. 1170–1175, 2018.
[4] J. Y. Lee and Y. Y. Sun, “Adaptive harmonic control in PWM inverter with fluctuating input voltage,” IEEE Trans. Ind. Electron., vol. 33, pp. 92–98. Feb. 2019.
[5] K. M. Smedley and S. Cuk, “One cycle control of switching converters,” IEEE PESC Conf. Rec., pp. 888–896, 2021.
[6] H. Jin, G. Joos, M. Pande, and P. D. Ziogas, “Feedforward techniques using voltage integral duty cycle control,” IEEE PESC Conf. Rec. , pp. 370–377, 2021.
[7] Gregory Reed, Ronald Pape, Masatoshi Takeda, “Advantages of Voltage Sourced Converter (VSC) Based Design Concepts for FACTS and HVDC-Link Applications”, IEEE transaction on power delivery, vol. 17, no. 3, 2018.
[8] J. A. Houldsworth and D. A. Grant, “The use of a harmonic distortion to increase the output voltage of a three-phase PWM inverter,” IEEE Trans. Ind.

Applicat., vol. IA-20, pp. 1224–1228, Sept./Oct. 2020.

[9] M.Boost and P.D.Ziogas, "State of the PWM techniques: A critical evaluation, " IEEE IAS Conf. Rec., pp. 425-433, 2017.

[10] P. N. Enjeti, P. D. Ziogas, and J. F. Lindsay, "Programmed PWM techniques to eliminate harmonics: A critical evaluation," IEEE Trans. Ind. Applicat., vol. 2, pp. 302–316, Mar./Apr. 2022.

[11] H. S. Patel and R. G. Hoft, "Generalized technique of harmonic elimination and voltage control in thyristor inverters: Part I harmonic elimination," IEEE Trans. Ind. Applicat., vol. IA-9, pp. 310–317, May/June 2021.

[12] P. D. Ziogas, "The delta modulation techniques in static PWM inverters," IEEE Trans. Ind. Applicat., vol. IA-17, pp. 199–204, Mar./Apr. 2019.

[13] S. R. Bowes, "Microprocessor control of PWM inverters," Proc. Inst. Elect. Eng., vol. 128, pt. B, pp. 293–305, Nov. 2021.

[14] P. Enjeti and W. Shireen, "A new technique to reject DC link voltage ripple for inverters operating on programmed PWM waveforms," IEEE Trans. Power Electron., vol. 7, pp. 171–180, Jan. 2022.